

הטכניון – מכון טכנולוגי לישראל  
הפקולטה להנדסת חשמל



מעבדות 1 , ח1

חוברת ניסוי לסטודנט בנושא:  
הכרת תכן VHDL וכתיבה לסינתזה

הניסוי פותח בחסות המעבדה למערכות ספרתיות מהירות 

גרסה 8.2 (ספטמבר 2009)

המחבר: עמוס זסלבסקי